ICS

近代物理

• 開課教授：吳志毅

• 推薦預先修習課程：微積分甲上、普通物理

• 課程小卦：

  • 這是一門紮實的近代物理導論課，從高中物理的波粒二象性、薛丁格方程式、一直到多電子原子、Statistical Mechanics。很多物理原理背後的數學其實很複雜，但這門課基本上沒接觸到艱深的數學。雖然不用算數學很快樂，但會因此無法完全明白物理概念以及公式是如何推導的。

    學期成績的計算方式是期中30%，期末40%，8次手寫作業30%。作業是課本習題 (部分可能沒答案)，考試沒有考古題，但基本上只要有看熟投影片的推導應該問題不大。老師說過這門課最後會將平均調整到跟電機系其他選修差不多，最終大約有50%同學拿到A - A+

計算機結構

• 開課教授：劉宗德

• 推薦預先修習課程：交換電路與邏輯設計

• 課程小卦：

  • 老師今年雖然是第一次開計結，但已經教得很不錯，上課(線上直播)蠻有氣氛的，助教也超級帥! 一學期下來，可以學到如何寫組合語言(RISC-V)以及基本的Verilog，並深入了解CPU及Cache的原理。

    學期成績的計算方式是期中期末各30%，4次作業各5%，期末Project (2-3人一組) 20%。第1次作業是用RISC-V寫兩個簡單的function，第3次作業是用Verilog寫乘除法器，第2、4次作業是從課本出的習題，Final Project是用Verilog實作single-cycle CPU。如果原本會寫Verilog的話會比較輕鬆，但即使完全不基礎也沒關係。

    基本上只要作業都有認真寫，考試有平均以上，最後的等第都有A - A+。最後總成績似乎有再往上調幾分，loading不算太重但也能學到很多東西，是一門好課。

數位系統設計(DSD)

• 開課教授：吳安宇

• 推薦同時修習課程：計算機結構

• 課程小卦：

  • 教學內容：這門課可說是Verilog入門課，會從頭開始教Verilog的語法，包括RTL level、testbench、synthesis。另外還會教single cycle、pipelined的MIPS及RISCV的架構。

  • 教學方式：期中考前幾乎都由大助教(博士生)授課，教授有時會坐在台下聽、發表意見；期中考後的課則大多由教授授課。助教授課通常會提早下課(這門課表訂有三堂，通常只會上兩節左右)。助教負責教的是Verilog的語法，在課堂上會特別強調他覺得需要注意的地方(容易犯的語法、邏輯錯誤)。教授則是講解MIPS和RISCV的部分，應該算是講得很詳細。

  • 作業：有四次，前兩次基本上是熟悉Verilog語法、練習寫testbench，而且都只要求RTL level，應該很快就能寫完了。後兩次作業難度就大幅提升，HW3是要刻出single cycle的MIPS或RISCV，並且要合成、壓AT值；HW4則是實作cache，兩者可能都要花幾天才能完成。

  • 考試：期中考是筆試，主要測驗Verilog的語法及合成的觀念等等；期末則有上機考，難度大概跟前兩次作業差不多，不過要現場合成就是了。

  • 期末專題：專題採分組進行，內容就是HW3、4的延伸，有一半是實作pipelined MIPS/RISCV，各組間會比較AT值；另外一半是extension topics，助教會給定大方向，但實際要實作哪些內容及分析可以自己決定。

  • 給分：HW30%(5+5+10+10), Midterm 30%, Machine Test 5%, Final Project 30%, Impression 5%。排名前20%且總成績>90 A+，排名前50%且總成績>85 A。

  • 加簽：這門課是三類加簽且名額只有40人，所以容易選不上。但可以第三周再人工加簽(不過前兩周都要去並且要先跟教授講)。

  • 心得：這門課滿作業導向的，不過如果能花時間完成作業及Final project，應該可以打好verilog的基礎。另外我是大二修的(全班只有三個大二，很多都是早就會寫verilog的學長姐)，但不會太過吃力(畢竟這門課是入門課)，大二修的好處是比較容易被教授注意，期末報告的時候教授可能也會比較不嚴厲。 "