ICS

積體電路設計

• 開課教授：闕志達

• 課程小卦：

  • 這門課感覺有點像「積體電路設計導論」。期中考前的內容真的有點雜，基本上IC設計的各面向都會談談，例如layout,power,delay各一個章節。接近期末考到期末考會比較進入電路設計的部分，這邊開始會有各種電路，要記一下之間的區別。老師講得滿好的，投影片也不錯，好好聽課可以事半功倍，課本內容有些比較瑣碎的部分不會cover。四次作業都滿不一樣的，第二次要寫SPICE，第三次跟第四次要寫gate level的verilog（不是RTL)，有點像交電project，要用那些基本的邏輯閘解問題，其實滿有挑戰性的，寫出來之後很爽(?)。後半部會有一點點計算機結構的概念，如果剛好在修的話會更有感覺。